이 질문 뒤에 면접관이 확인하려는 것은 따로 있습니다.
전자회로 설계 수업에서 100MHz 이상 클럭을 쓰는 디지털 보드를 직접 레이아웃할 때, 임피던스 불연속으로 신호 반사가 생겨 오동작이 발생한 경험이 있습니다. 그 이후로는 고속 신호라인의 특성 임피던스를 일정하게 유지하는 것, 즉 레퍼런스 레이어를 끊지 않는 것이 가장 기본이라고 인식하게 됐습니다. 전원 무결성 측면에서는 디커플링 커패시터를 소자 핀 바로 옆에 배치하는 것이 중요하고, VIA 배치가 루프 인덕턴스를 어떻게 만드는지도 계산해봤습니다.
EMI 관점에서는 클럭 라인의 루프 면적을 줄이는 라우팅이 인접 회로 영향을 크게 줄인다는 것도 배웠습니다. 설계 단계에서 레이아웃 규칙을 미리 고려해야 후속 수정 비용이 줄어든다는 원칙은 명확히 이해하고 있습니다.
고속 PCB 레이아웃에서 차동 신호 쌍을 라우팅할 때의 주의사항도 중요하게 배웠습니다. USB·HDMI·LVDS처럼 차동 페어를 쓰는 인터페이스에서는 두 신호선의 길이 차이(스큐)가 수십 ps 이내로 맞아야 수신 측에서 정상 복원이 됩니다. 비아(via)를 차동 페어에 추가할 때 스텁이 생기면 주파수에 따라 신호가 반사되는 문제가 있어서, 백드릴이나 비아 위치를 최소화하는 방식으로 접근했습니다.
시뮬레이션 없이 감으로 설계했을 때 수신 마진이 기준치 이하로 나오는 경우가 있었고, 그 이후로는 레이아웃 전에 규칙을 먼저 정리하는 습관이 생겼습니다. 고속 설계는 물리 계층에서 신호 파형이 무엇을 해야 하는지를 이해한 상태에서 라우팅해야 한다는 게 핵심이라고 생각합니다.
신호를 이해하고 그리는 것이 레이아웃의 출발점입니다.
PCB 레이아웃을 배우면서 제조 가능성(DFM)을 설계 단계에서 고려하는 것의 중요성을 알게 됐습니다. 아무리 성능적으로 우수한 설계라도 제조 공정에서 실현할 수 없는 규칙을 쓰면 양산 단계에서 문제가 생깁니다. 최소 비아 직경이나 동박 간격 규칙이 PCB 제조사의 공정 한계와 연결되기 때문에, 설계를 시작하기 전에 제조 규격을 먼저 확인하는 습관이 생겼습니다.
실습에서 제조사 DFM 리포트를 받아 설계를 수정한 경험이, 처음부터 규칙을 맞추면 피드백 사이클이 줄어든다는 걸 가르쳐줬습니다. 설계자가 제조 관점을 이해하면 수정 횟수가 줄고 결과물의 완성도가 높아지는 것을 경험했습니다. 설계와 제조의 대화가 좋은 PCB를 만드는 조건입니다.
답변에서 흔히 빠지는 것들 — 빠져 있으면 꼬리질문이 깊어집니다.
이 질문에 이어 삼성전자 DX부문 회로설계 면접관이 던질 가능성이 높은 후속 질문.
이 페이지의 질문·답변·꼬리질문은 유사 직군 채용 시장의 공개된 면접 후기·커뮤니티 게시물을 분석해 구성한 학습 자료입니다. 특정 회사가 실제로 이 질문을 출제했다는 것을 보장하지 않으며, 모든 예시는 우문현답이 직접 작성한 창작물입니다. 해당 회사의 공식 입장과는 무관합니다. 회사 측의 정정 요청이 있을 경우 24시간 이내에 응답·수정합니다.