이 질문 뒤에 면접관이 확인하려는 것은 따로 있습니다.
학부 아날로그 IC 설계 수업에서 PDK(Process Design Kit)를 처음 사용했을 때, 잘 만들어진 PDK가 설계 속도를 얼마나 바꾸는지를 느꼈습니다. 프로젝트에서 커스텀 셀을 추가하는 과정에서, DRC/LVS 규칙이 제대로 정의되지 않으면 검증 단계에서 오류가 쏟아지는 경험을 했습니다. 셀 하나를 수정할 때마다 레이아웃 규칙 일관성 유지가 가장 어려웠습니다. 담당 교수님이 PDK 개발의 핵심은 재사용성이라고 하셨는데, 같은 셀을 여러 회로에 쓰면서 그 의미를 직접 느꼈습니다.
파라미터 모델의 신뢰도가 낮으면 시뮬레이션 결과 자체가 흔들린다는 것도 배웠습니다. PDK는 설계 환경의 인프라이기 때문에 초기 설계 품질이 전체 프로젝트에 영향을 준다는 걸 그때 알았습니다.
PDK에서 정합성을 의식하게 된 건 수업에서 PDK 내 소자 모델과 레이아웃 디자인 룰이 충돌하는 케이스를 분석한 경험이었습니다. 모델이 특정 소자 크기를 가정하는데, 디자인 룰이 그 크기를 허용하지 않는 경우였습니다.
이 충돌이 발생하면 설계자가 어느 쪽을 따라야 하는지 판단하기 어렵고, 최악의 경우 시뮬레이션 결과와 실제 소자 동작이 달라지는 원인이 된다는 걸 이해했습니다. PDK는 여러 구성 요소가 하나의 일관된 공정을 기술해야 한다는 의미에서 정합성이 핵심이라는 결이 생겼습니다.
PDK 개발 경험은 없어서 실제 정합성 검증 방법은 현장에서 배워야 합니다. 정합성의 중요성은 이해하고 있습니다.
PDK를 사용자 관점에서 의식하게 된 건 수업에서 PDK 문서화가 부족했을 때 설계 시간이 얼마나 낭비됐는지를 경험한 이후였습니다. 특정 소자의 사용 조건이 문서에 명확하지 않아서 어떤 파라미터가 실제로 유효한지를 테스트로 확인해야 하는 경우가 있었습니다.
잘 만든 PDK는 사용자가 문서만 보고도 어떤 조건에서 어떻게 사용해야 하는지를 이해할 수 있는 것이라는 결이 생겼습니다. PDK 개발자가 EDA 도구와 공정 사이의 인터페이스를 만드는 것뿐 아니라 설계자가 그것을 어떻게 쓰는지를 의식해야 실제로 활용 가능한 PDK가 된다는 관점이 남아 있습니다.
답변에서 흔히 빠지는 것들 — 빠져 있으면 꼬리질문이 깊어집니다.
이 질문에 이어 DB그룹 반도체 회로설계 면접관이 던질 가능성이 높은 후속 질문.
이 페이지의 질문·답변·꼬리질문은 유사 직군 채용 시장의 공개된 면접 후기·커뮤니티 게시물을 분석해 구성한 학습 자료입니다. 특정 회사가 실제로 이 질문을 출제했다는 것을 보장하지 않으며, 모든 예시는 우문현답이 직접 작성한 창작물입니다. 해당 회사의 공식 입장과는 무관합니다. 회사 측의 정정 요청이 있을 경우 24시간 이내에 응답·수정합니다.