이 질문 뒤에 면접관이 확인하려는 것은 따로 있습니다.
EMI/EMC 및 ESD 설계를 수업에서 배우면서 전자 시스템의 신뢰성에 직결되는 설계 요소라는 점을 이해했습니다. EMI/EMC에서 발생할 수 있는 주요 문제는 전도성 노이즈와 복사 노이즈입니다. 전도성 노이즈는 전원선이나 신호선을 통해 전파되고, 복사 노이즈는 공간을 통해 다른 회로에 영향을 미칩니다. 해결 방법으로는 적절한 필터링·쉴딩·접지 설계가 핵심입니다. 수업에서 배운 것은 PCB 레이아웃 단계에서 리턴 경로를 최소화하는 것이 EMI 저감의 가장 근본적인 방법이라는 점입니다. ESD는 정전기 방전으로 인한 소자 손상이 주요 문제인데, TVS 다이오드나 페라이트 비드를 입력단에 배치하는 방식으로 보호 회로를 구성합니다. EMI/EMC·ESD 설계의 핵심은 문제가 발생한 뒤 수정하는 것이 아니라 설계 초기부터 반영하는 것이라고 생각합니다.
EMI/EMC에서 제가 본 문제는 고속 클록·스위칭 전원의 방사 노이즈입니다. 고속 클록이나 스위칭 전원이, 인접 회로를 방해했습니다. 그래서 차폐(Shield Can)·필터링(페라이트 비드·커패시터)·PCB 접지 플레인 분리로 억제했습니다. ESD(정전기 방전) 보호는, TVS 다이오드·커먼 모드 초크를 I/O 라인에 배치해, IEC 61000-4-2 규격의 Contact/Air Discharge 레벨을 만족시켰습니다. 막연히 '노이즈를 막는다'가 아니라, 전도성과 복사 노이즈, ESD를 각각 어떤 부품으로 막는지 짚었습니다.
한 가지만 막으면, 다른 경로로 새어 나갔습니다. 그래서 차폐·필터·접지를 함께 본 게 핵심이었습니다.
EMI/EMC 설계에서 제가 결과로 본 건 규격 통과를 사전에 검증한 것입니다. 자율주행 차량 도메인에서는, CISPR 25·ISO 11452(차량용 EMC 시험 규격) 준수가 시장 출시 필수 요건이었습니다. 그래서 PCB 설계 단계에서 리턴 전류 경로(Return Current Path)를 최단화해, 사후 시험 실패를 최소화했습니다.
문제가 발생한 뒤 수정하면, 비용과 일정이 컸습니다. 그래서 설계 초기부터 반영했습니다. 한 번은 리턴 경로를 늦게 봐, 시험에서 떨어진 케이스를 떠올렸습니다. 사후에 잡으면, PCB를 다시 만들어야 했습니다. 그래서 리턴 경로 최단화로 초기에 막고, 규격 통과를 사전 검증하는 게 결과였습니다.
답변에서 흔히 빠지는 것들 — 빠져 있으면 꼬리질문이 깊어집니다.
이 질문에 이어 HL그룹 일반 연구개발 면접관이 던질 가능성이 높은 후속 질문.
이 페이지의 질문·답변·꼬리질문은 유사 직군 채용 시장의 공개된 면접 후기·커뮤니티 게시물을 분석해 구성한 학습 자료입니다. 특정 회사가 실제로 이 질문을 출제했다는 것을 보장하지 않으며, 모든 예시는 우문현답이 직접 작성한 창작물입니다. 해당 회사의 공식 입장과는 무관합니다. 회사 측의 정정 요청이 있을 경우 24시간 이내에 응답·수정합니다.