A
약 90초
학부 캡스톤에서 인터포저 기반 패키지 SI 시뮬레이션 담당, S-파라미터 분석으로 비아 피치 수정 제안해 반사 계수 절감
학부 마지막 학기 캡스톤 프로젝트에서 팀원 네 명과 소형 인터포저 기반 패키지 설계 검토를 진행했습니다. 저는 시뮬레이션 환경 구성과 결과 분석을 주로 맡았고, 패키지 레벨 SI 시뮬레이션으로 임피던스 불연속 위치를 찾아 레이아웃 수정 방향을 제안했습니다.
채널당 임피던스 목표 값과 시뮬레이션 결과를 비교하면서 어느 구간에서 반사가 발생하는지 파악하는 과정이 가장 시간이 걸렸습니다. S-파라미터 그래프 분석으로 공진 주파수 위치를 확인하고, 비아 피치 조정으로 공진 주파수를 목표 동작 범위 밖으로 이동시키는 수정을 제안했습니다.
제안한 수정이 시뮬레이션에서 반사 계수를 절반 이하로 낮추는 결과를 보여, 팀이 최종 설계 방향을 결정하는 데 기여할 수 있었습니다. 이 경험에서 패키지 수준의 신호 무결성이 칩 성능에 직접 영향을 준다는 것을 배웠습니다.