이 질문 뒤에 면접관이 확인하려는 것은 따로 있습니다.
학부 반도체 패키징 수업에서 FC/BGA(Flip Chip/Ball Grid Array) 패키지의 기술 요구사항을 처음 체계적으로 배웠습니다. 전기적으로는 인덕턴스를 최소화해야 고속 신호 무결성을 유지할 수 있다는 걸 배웠습니다. 열 저항 경로를 최소화하는 열 설계가 패키지 신뢰성을 결정하는 중요한 축이라는 것도 이해했습니다. BGA 솔더볼 피치가 줄어들수록 기계적 응력 집중과 열 피로 문제가 심해진다는 것도 케이스에서 확인했습니다. 신뢰성 측면에서는 온도 사이클 시험과 낙하 충격 시험이 패키지 품질을 검증하는 주요 방법이라는 걸 배웠습니다. 이후 저는 패키지 스펙을 볼 때 전기·열·기계·신뢰성 네 축을 각각 확인하는 습관이 생겼습니다.
패키지는 칩 성능을 최대한 끌어내는 동시에 보호하는 구조라는 걸 그때 배웠습니다.
학부 반도체 패키징 수업에서 FC(Flip Chip) 범프 피치가 달라질 때 신호 무결성 지표가 어떻게 변하는지를 분석했습니다. 범프 피치가 줄어들면 인터커넥트 밀도가 높아지지만, 인접 범프 간 커플링 커패시턴스가 증가해 임피던스 편차가 커지는 패턴이 나타났습니다. 고속 신호는 임피던스 불연속 지점에서 반사가 생기기 때문에, 범프 피치 선택이 신호 무결성에 직접 영향을 줍니다. 특성 임피던스 목표값 50옴 대비 편차가 ±10% 이내로 유지되어야 한다는 기준을 배웠습니다.
범프 피치는 연결 밀도와 신호 품질 사이의 트레이드오프를 결정하는 핵심 변수입니다. FC/BGA 패키지 설계에서 범프 피치 결정은 전기 지표로 수치화해서 평가해야 합니다. 이 경험에서 패키지 요구사항은 수치 기준이 있을 때 설계 결정의 근거로 기능한다는 걸 배웠습니다.
학부 수업에서 FC BGA 패키지에서 범프 피치를 줄이면 어떤 문제가 생기는지를 분석했습니다. 범프 피치가 좁아질수록 고밀도 연결이 가능하지만, 언더필 수지가 범프 사이로 침투하기 어려워지는 문제가 함께 발생합니다. 언더필 침투가 불완전하면 내부에 기포가 생겨 열 사이클 시 솔더 조인트 피로 수명이 줄어드는 패턴이 나타납니다. 고밀도를 위해 피치를 줄이면 제조 공정 난이도가 함께 올라가는 것입니다.
FC/BGA에서 어느 한 요구사항을 개선하면 다른 요구사항에 영향이 생기는 구조입니다. 패키지 설계에서 트레이드오프를 인식하지 않으면 하나를 최적화하면서 다른 곳에서 문제가 생깁니다. 이 경험에서 FC/BGA 패키지 설계는 전기·열·기계·신뢰성 네 요소가 상호 연결됐다는 인식에서 시작한다는 걸 배웠습니다.
답변에서 흔히 빠지는 것들 — 빠져 있으면 꼬리질문이 깊어집니다.
이 질문에 이어 LG이노텍 반도체 패키지 면접관이 던질 가능성이 높은 후속 질문.
이 페이지의 질문·답변·꼬리질문은 유사 직군 채용 시장의 공개된 면접 후기·커뮤니티 게시물을 분석해 구성한 학습 자료입니다. 특정 회사가 실제로 이 질문을 출제했다는 것을 보장하지 않으며, 모든 예시는 우문현답이 직접 작성한 창작물입니다. 해당 회사의 공식 입장과는 무관합니다. 회사 측의 정정 요청이 있을 경우 24시간 이내에 응답·수정합니다.