예시 답변 1
약 97초
어려움 구체→면적·타이밍 충돌→해결 방법→교훈 결
레이아웃 최적화 과정에서 겪은 어려움은 수업 EDA 실습에서 타이밍을 맞추면 면적이 늘어나고, 면적을 줄이면 타이밍 위반이 생기는 트레이드오프였습니다. 클럭 주파수를 높이면 셀 사이 배선 길이가 짧아야 타이밍을 만족하는데, 셀을 촘촘히 배치하면 신호 혼선과 열 문제가 생겼습니다.
셀 플레이스먼트 제약 조건을 추가해 중요 경로에 있는 셀을 클럭 소스 근처에 우선 배치하는 방식으로 배선 길이를 줄이는 방법을 익혔습니다. 타이밍 리포트를 분석해 슬랙이 가장 낮은 경로를 찾아 해당 경로에만 집중적으로 최적화를 적용하는 방식이 전체 재작업보다 효율적이었습니다.
전력 소비와 면적·타이밍 세 가지를 동시에 최적화하는 것은 현실적으로 타협점을 찾는 과정이라는 것을 배웠습니다. 실제 14nm 이하 공정에서는 이 복잡도가 훨씬 높아진다는 점을 인식하고 있어, 더 심화된 툴 경험이 필요합니다. 중요 경로 우선 최적화가 레이아웃 개선의 효율적 접근법이라는 결론을 갖고 있습니다.