SV 인터페이스·UVM scoreboard로 커버리지 기반 검증 구현
약 70초
학부 디지털 검증 프로젝트, SystemVerilog interface + UVM scoreboard 작성
학부 검증 프로젝트에서 SystemVerilog 인터페이스를 활용해 DUT와 테스트벤치를 분리하는 구조를 처음 만들었습니다. 인터페이스를 쓰니 신호 연결 오류가 줄고 테스트벤치 수정이 쉬워졌습니다. UVM scoreboard에서는 기대값 계산 모델과 실제 DUT 출력을 자동으로 비교하도록 설계했고, 수동 확인 없이 오류를 잡을 수 있었습니다. 커버리지 리포트를 처음 봤을 때 내가 검증하지 않은 경로가 절반이상 남아 있다는 걸 확인하고, 시나리오를 추가했습니다.
기능 커버리지 목표를 먼저 정하고 역방향으로 시나리오를 채우는 방식이 더 효율적이라는 걸 배웠습니다. 검증이란 통과시키는 게 아니라 빈틈을 찾는 일이라는 걸 그 경험에서 알았습니다.
이 결의 특징
'신호 연결 오류가 줄고'이라는 구체적 행동이 강조되어 자신이 실제로 무엇을 했는지가 명확합니다. 추상적 설명이 아니라 실행 단계까지 내려온 흔적이 있습니다.
이 결이 통하는 자리
구체적 사례와 함께 '이렇게 했더니 달라졌다'는 결과까지 말할 때 통합니다. 면접관이 추가로 캐고 싶을 정도의 현장감 있는 흔적이 드러나는 자리입니다.