Zebu 에뮬레이션: RTL 검증을 위한 FPGA 기반 대규모 에뮬레이션 경험
약 70초
Zebu 에뮬레이션 환경을 어떻게 활용했는지 경험 기반으로 설명
Zebu 에뮬레이션을 처음 접한 건 SoC RTL 검증 작업을 보조하면서였습니다. 일반 시뮬레이터로 돌리기에는 너무 큰 설계를 실 동작에 가까운 속도로 검증하는 환경이라는 점이 인상적이었습니다. RTL을 Zebu에 올리는 컴파일 시간이 시뮬레이션 대비 훨씬 길기 때문에, 변경이 생길 때마다 매번 재컴파일하기보다 검증 계획을 미리 세우는 방식이 효율적이었습니다.
소프트웨어 스택 전체를 올려 OS 부팅 수준까지 검증할 수 있다는 점이 시뮬레이션과 가장 큰 차이였습니다. 인터페이스 타이밍이나 전력 특성 일부는 에뮬레이션과 실 실리콘이 다를 수 있어서, 에뮬레이션 결과를 그대로 신뢰하기보다 실 칩 검증 전 단계로 이해했습니다. 디버그할 때 하드웨어 트리거와 소프트웨어 로그를 함께 보는 방식이 원인 범위를 좁히는 데 효과적이었습니다.
에뮬레이션은 시뮬레이션과 테이프아웃 사이 빈 공간을 채우는 검증 도구입니다.
이 결의 특징
시뮬레이터로는 못 다루는 큰 설계를 실 동작에 가까운 속도로 검증한다는 Zebu의 특징을 짚고, 컴파일 시간이 길어 검증 계획을 미리 세운다는 구체 대응까지 붙인 흔적이 있습니다.
이 결이 통하는 자리
에뮬레이션이 시뮬레이션과 테이프아웃 사이 빈 공간을 채우는 검증 도구라는 관점이 하드웨어 트리거와 소프트웨어 로그를 함께 보는 디버그 방식과 있을 때 통합니다. 인터페이스 타이밍 차이를 인정하는 균형이 살아 있을 때 면접관이 머무는 결이 보입니다.