팀을 이끌면서 SRAM IP를 정해진 기한 내에 전달하기 위해 어떤 전략을 사용하시나요?

SRAM 회로 설계에서 제가 직접 한 건, 성능·전력 목표를 먼저 수치화하고 회로 파라미터를 역산해 설계 공간을 좁힌 일입니다. SRAM 설계 실습에서 읽기 속도와 전력을 동시에 최적화하려는데, 처음엔 트랜지스터 크기를 감으로 조정하니 하나를 개선하면 다른 게 나빠지는 순환이 계속됐기 때문입니다. 그래서 저는 목표 읽기 레이턴시와 전력 예산을 먼저 수치로 정하고 역산으로 접근해, 셀 비율과 풀다운 트랜지스터 크기는 읽기 안정성 마진에, 프리차지 회로와 센스 앰프는 속도에 영향을 준다는 걸 파라미터별 민감도 시뮬레이션으로 확인했습니다. 영향이 큰 순서로 조정해 목표 레이턴시 내에서 전력을 20% 줄이는 조합을 찾았습니다. 측정으로는 그 20% 절감으로 닫았습니다. 지금도 혼합 신호 회로는 목표 수치 역산부터 시작합니다. 다만 한계도 짚습니다. 저는 실습 수준이라, 몬테카를로로 공정 산포를 반영해 수율을 검증하거나 다중 Vth 조합까지 최적화해 본 경험은 없습니다. 그래서 목표를 수치화해 역산한 경험을 토대로, 그 설계 역량을 더 키우려 합니다.