정적 타이밍 분석에서 타이밍 무결성을 보장하기 위해 어떤 방법론을 적용해본 경험이 있나요?

STA에서 제가 막혔던 자리는 신호 완전성(SI) 효과를 어느 수준까지 보수적으로 잡아야 하는지였습니다. StarRC로 기생 성분을 추출하고 PrimeTime SI를 돌리면 크로스토크 딜레이가 추가되면서 슬랙이 줄었는데, 문제는 같은 넷에서 SI 마진을 얼마나 여유 있게 잡느냐에 따라 결과가 크게 달라진다는 점이었습니다. 처음에는 툴 기본값을 그대로 쓰다가, 실제 레이아웃에서 aggressor 넷의 위치나 간격에 따라 영향이 전혀 다르다는 것을 확인했습니다.

OCV 디레이팅과 SI 감쇠 설정을 동시에 보수적으로 잡으면 과도 비관성이 생겨 통과하는 경로도 위반으로 잡힌다는 것도 그때 체감했습니다. 두 설정 사이의 균형점을 찾는 근거가 제게는 아직 부족하다는 것이 솔직한 한계입니다. 이후 저는 SI 설정을 바꿀 때는 이전 세대 타이밍 데이터와 비교해 설정의 상관관계를 확인하는 접근을 시작했지만, 충분한 데이터 없이 설정을 정하는 것은 여전히 불확실한 자리로 남아 있습니다.