심층 서브 마이크론 디자인에서 발생할 수 있는 문제들에 대해 어떻게 다루셨나요?

딥 서브 마이크론 설계에서 제가 짚는 문제는 누설 전류 증가인데, 이를 멀티 Vth 라이브러리로 제어하는 방향을 의식합니다. 채널이 짧아지고 임계 전압이 낮아지면 누설이 증폭되는데, 모든 셀을 같은 Vth로 쓰면 성능과 전력을 함께 잡을 수 없기 때문입니다. 그래서 저는 속도가 급한 임계 경로엔 낮은 Vth로 성능을, 그렇지 않은 경로엔 높은 Vth로 누설 억제를 두는 식으로 멀티 Vth를 트레이드오프에 따라 선택 배치하는 게 핵심이라고 봅니다. 문제 결로는 누설을 갈라 짚었습니다. 본인 사례로는, 소자 수업 실습에서 채널 길이를 250nm에서 90nm로 줄이며 Vth 롤오프와 누설이 예상보다 크게 늘어나는 걸 시뮬레이션으로 봤습니다. 해결 결로는 하이케이 게이트 유전체와 메탈 게이트 조합이 게이트 누설을 줄인다는 걸 논문으로 확인했습니다. 다만 한계도 짚습니다. 저는 수업과 논문 수준이라, 실제 구현에서 IR Drop·전자 이동·크로스토크를 동시에 사인오프하거나 코너 전반의 타이밍 마진을 최소화해 본 경험은 없습니다. 그래서 멀티 Vth로 누설을 제어하는 시각을 토대로, 그 역량을 더 키우려 합니다.