이 질문 뒤에 면접관이 확인하려는 것은 따로 있습니다.
정적 타이밍 분석에서 타이밍 무결성을 지키기 위해 학부 수업과 오픈소스 툴 실습을 통해 접근했습니다. 클럭 도메인 경계에서 셋업·홀드 마진을 모두 코너 조건별로 확인하는 것이 기본이라는 것을 배웠고, 단일 코너에서만 타이밍을 보면 실제 공정 편차 구간에서 마진이 부족해질 수 있습니다.
멀티사이클 패스와 폴스 패스 제약을 잘못 적용하면 실제 타이밍 위반인데도 분석이 통과되는 경우가 생겨, 제약 작성 전에 경로의 동작 방식을 먼저 확인하는 습관을 들였습니다. STA 예외 처리 목록을 문서화해 어떤 경로가 예외로 잡혀 있는지 파악할 수 있도록 유지했습니다.
경로가 많을 때는 마진이 가장 작은 상위 경로부터 원인을 분석하는 것이 효율적이었습니다. 이 과정에서 제약 파일의 정확성이 STA 결과의 신뢰성을 결정한다는 것을 배웠습니다.
STA에서 제가 막혔던 자리는 신호 완전성(SI) 효과를 어느 수준까지 보수적으로 잡아야 하는지였습니다. StarRC로 기생 성분을 추출하고 PrimeTime SI를 돌리면 크로스토크 딜레이가 추가되면서 슬랙이 줄었는데, 문제는 같은 넷에서 SI 마진을 얼마나 여유 있게 잡느냐에 따라 결과가 크게 달라진다는 점이었습니다. 처음에는 툴 기본값을 그대로 쓰다가, 실제 레이아웃에서 aggressor 넷의 위치나 간격에 따라 영향이 전혀 다르다는 것을 확인했습니다.
OCV 디레이팅과 SI 감쇠 설정을 동시에 보수적으로 잡으면 과도 비관성이 생겨 통과하는 경로도 위반으로 잡힌다는 것도 그때 체감했습니다. 두 설정 사이의 균형점을 찾는 근거가 제게는 아직 부족하다는 것이 솔직한 한계입니다. 이후 저는 SI 설정을 바꿀 때는 이전 세대 타이밍 데이터와 비교해 설정의 상관관계를 확인하는 접근을 시작했지만, 충분한 데이터 없이 설정을 정하는 것은 여전히 불확실한 자리로 남아 있습니다.
STA 결과가 코너마다 달라지는 상황을 반복적으로 다루면서, 코너와 모드 정의를 처음부터 문서로 고정하지 않으면 다음 사이클에서 같은 혼선이 반복된다는 것을 배웠습니다. MCMM 조합 목록을 스프레드시트로 정리해 어떤 코너에서 어떤 타이밍 결과가 나왔는지 이력을 남기는 방식을 시도했습니다. 타이밍 위반이 잡혔을 때 어떤 순서로 원인을 분석했는지도 짧게 메모로 기록했더니, 다음에 비슷한 패턴의 위반이 나왔을 때 탐색 시간이 줄었습니다.
재발 방지에서 가장 효과적이었던 것은 예외 처리 목록을 변경할 때 이유를 함께 적어두는 것이었습니다. 예외 하나를 추가하거나 제거할 때 근거가 없으면, 나중에 같은 팀원이 그 결정을 다시 검토할 수 없어 예외가 점점 쌓이는 문제가 생겼습니다. 타이밍 분석의 재발 방지는 결국 어떤 결정을 왜 했는지 남기는 습관에 달려 있다는 결을 얻었습니다.
답변에서 흔히 빠지는 것들 — 빠져 있으면 꼬리질문이 깊어집니다.
이 질문에 이어 삼성전자 반도체 회로설계 면접관이 던질 가능성이 높은 후속 질문.
이 페이지의 질문·답변·꼬리질문은 유사 직군 채용 시장의 공개된 면접 후기·커뮤니티 게시물을 분석해 구성한 학습 자료입니다. 특정 회사가 실제로 이 질문을 출제했다는 것을 보장하지 않으며, 모든 예시는 우문현답이 직접 작성한 창작물입니다. 해당 회사의 공식 입장과는 무관합니다. 회사 측의 정정 요청이 있을 경우 24시간 이내에 응답·수정합니다.