이 질문 뒤에 면접관이 확인하려는 것은 따로 있습니다.
STA 실습에서 타이밍 위반이 왜 생겼는지 처음에는 파악하기 어려웠습니다. 위반 경로의 슬랙이 얼마인지보다 어떤 조건에서 위반이 나는지 먼저 확인해야 한다는 걸 배웠습니다. PVT 코너 중 워스트 케이스를 먼저 확인하고 어떤 코너에서 위반이 가장 큰지 좁혔습니다. OCV는 칩 내부의 공정 변동 때문에 동일 경로 내에서도 지연 차이가 생기는데, POCV는 통계적으로 더 정밀하게 마진을 적용합니다. POCV로 분석을 재실행했더니 OCV 기준보다 위반 건수가 줄어 마진 과적용이 있었다는 걸 확인했습니다. 크리티컬 패스는 파이프라이닝으로 해소하고 재분석 후 모든 코너에서 클린을 확인했습니다. 지금도 타이밍 디버깅은 코너 분리부터 시작합니다.
STA 실습에서 POCV로 전환했는데도 일부 코너에서 위반이 남았습니다. POCV가 OCV보다 정밀하다고 배웠기 때문에 위반이 모두 사라질 거라 예상했는데 그렇지 않았습니다. 잔여 위반 경로를 추출해 확인하니 Slow-Low-High 코너에서 경로 지연이 특히 길었습니다. 지도 교수님에게 여쭤봤더니 POCV는 마진 낭비를 줄여줄 뿐, 실제 변동 범위가 큰 코너의 위반은 설계 수정으로 해결해야 한다고 하셨습니다. 파이프라인 단계를 하나 추가해 크리티컬 경로를 끊었고 해당 코너 위반이 해소됐습니다. POCV가 만능이 아니라는 걸 이 경험에서 처음 알았습니다.
마진 분석 방법론과 설계 수정은 별개의 문제입니다.
학부 설계 프로젝트에서 셋업 수렴에만 집중하다 Fast-High-Low 코너를 확인하지 않은 채로 제출했습니다. 검토 피드백에서 홀드 위반 경로가 3개 있다는 지적을 받았습니다. Fast 코너는 셀 동작이 빠르기 때문에 Hold 마진이 좁아지는데, PVT 코너 확인 목록에 Fast 코너를 빠뜨린 것이 원인이었습니다. 그때까지는 Slow 코너가 셋업에 나쁘다는 것만 알고, Fast 코너가 Hold에 나쁘다는 것은 실수로 배웠습니다.
셋업과 Hold의 worst 코너는 다릅니다. 이 경험 이후 PVT 코너 확인 목록을 셋업 worst와 Hold worst로 나눠 항목별로 체크합니다. 실수가 오히려 어떤 코너에서 무엇을 봐야 하는지 확실히 기억하게 만들었습니다.
답변에서 흔히 빠지는 것들 — 빠져 있으면 꼬리질문이 깊어집니다.
이 질문에 이어 삼성전자 반도체 회로설계 면접관이 던질 가능성이 높은 후속 질문.
이 페이지의 질문·답변·꼬리질문은 유사 직군 채용 시장의 공개된 면접 후기·커뮤니티 게시물을 분석해 구성한 학습 자료입니다. 특정 회사가 실제로 이 질문을 출제했다는 것을 보장하지 않으며, 모든 예시는 우문현답이 직접 작성한 창작물입니다. 해당 회사의 공식 입장과는 무관합니다. 회사 측의 정정 요청이 있을 경우 24시간 이내에 응답·수정합니다.