이 질문 뒤에 면접관이 확인하려는 것은 따로 있습니다.
Scan Architecture는 반도체 칩 내부의 플립플롭들을 직렬로 연결해 테스트 경로를 만드는 DFT 기법입니다. 일반 동작 모드에서는 각 플립플롭이 독립적으로 로직 경로와 연결되지만, 스캔 모드에서는 스캔 인·아웃 경로를 통해 직렬로 연결돼 내부 상태를 외부에서 관찰하고 제어할 수 있게 됩니다.
스캔 시프트와 캡처 단계를 반복하면서 테스트 패턴을 주입하고 결과를 읽어내는 방식으로, 내부 노드에 직접 접근하지 않고도 결함을 검출할 수 있습니다. Stuck-at, Transition, Path Delay 등 다양한 결함 모델을 대상으로 ATPG를 통해 최적화된 테스트 패턴을 자동 생성할 수 있어 테스트 효율이 높습니다. 이 구조가 양산 테스트의 핵심 기반이 된다는 걸 DFT 수업에서 배웠습니다.
Scan Architecture를 손으로 직접 다룬 건 수업 실습에서 소규모 설계에 스캔 체인을 수동으로 삽입한 작업이었습니다. 플립플롭을 스캔 셀로 교체하고 체인을 이으면서, 스캔 인핀에서 시작해 마지막 셀의 스캔 아웃핀으로 끝나는 경로를 확인하는 작업이었습니다.
처음에 막혔던 건 체인이 여러 개일 때 어떤 기준으로 나누는지였습니다. 하나의 긴 체인이 아니라 여러 짧은 체인으로 나누는 이유가 테스트 시간과 관련 있다는 걸 이해하고 나서야 설계 결정이 이해됐습니다.
한계는 파워 도메인이 여럿인 설계에서 스캔을 어떻게 처리하는지, ATPG가 체인 구조를 어떻게 활용하는지는 아직 개념 수준에서만 이해하고 있습니다.
Scan Architecture에서 다음 단계로 연결된 건 스캔 체인 구조를 이해한 뒤 ATPG 흐름이 왜 그렇게 설계됐는지가 보이기 시작했을 때였습니다. 스캔이 없을 때는 내부 플립플롭 상태를 원하는 값으로 설정하기 위해 긴 시퀀스가 필요했는데, 스캔 체인을 쓰면 시프트 연산으로 직접 주입하는 게 가능했습니다.
'왜 스캔이 ATPG와 함께 쓰이는가'가 이해되자 전체 DFT 흐름의 논리가 연결됐습니다. 스캔은 관찰 가능성과 제어 가능성을 높이는 구조이고, 그게 ATPG가 효율적으로 패턴을 만들 수 있는 전제 조건이었습니다.
직접 ATPG 도구를 사용한 경험은 없어서 실제 패턴 생성 과정은 현장에서 배워야 합니다. 하지만 구조의 이유를 이해하고 있으면 도구를 배우는 속도가 달라질 거라고 생각합니다.
답변에서 흔히 빠지는 것들 — 빠져 있으면 꼬리질문이 깊어집니다.
이 질문에 이어 삼성전자 반도체 회로설계 면접관이 던질 가능성이 높은 후속 질문.
이 페이지의 질문·답변·꼬리질문은 유사 직군 채용 시장의 공개된 면접 후기·커뮤니티 게시물을 분석해 구성한 학습 자료입니다. 특정 회사가 실제로 이 질문을 출제했다는 것을 보장하지 않으며, 모든 예시는 우문현답이 직접 작성한 창작물입니다. 해당 회사의 공식 입장과는 무관합니다. 회사 측의 정정 요청이 있을 경우 24시간 이내에 응답·수정합니다.