고성능 디지털 시스템을 위한 아키텍처를 어떻게 주도하셨는지 구체적인 사례를 말씀해 주세요.

학부 고성능 디지털 설계 수업에서 클럭 트리 합성을 처음 다루면서, 스큐가 왜 성능을 제한하는지를 이해했습니다. 클럭이 모든 플립플롭에 동시에 도달하지 않으면 타이밍 마진이 스큐만큼 줄어든다는 관계를 STA로 확인했습니다. 파이프라인 깊이를 늘리면 클럭 주파수를 높일 수 있지만 면적과 전력이 늘어나는 트레이드오프가 있다는 것도 배웠습니다. 전원 공급에서 IR 드롭이 셀 동작 속도에 영향을 주기 때문에 전력 그리드도 성능 설계의 일부라는 걸 알았습니다. 메모리 계층 설계에서 L1 캐시 접근 레이턴시가 단일 사이클에 맞는지 여부가 전체 파이프라인 설계를 결정한다는 것도 배웠습니다. 이후 저는 고성능 설계를 볼 때 클럭·전원·메모리 계층을 각각 확인하는 습관이 생겼습니다.

성능은 한 단계가 아니라 전체 시스템의 균형에서 나온다는 걸 그때 알았습니다.