SV-UVM을 사용하여 검증 컴포넌트를 어떻게 설계하고 구현했는지 사례를 들어 설명해 주세요.

학부 디지털 설계 프로젝트에서 AXI 인터페이스 검증을 위해 UVM 테스트벤치를 처음 구축해봤습니다. 처음엔 컴포넌트 계층이 복잡해서 막막했는데, env → agent → sequencer 순서로 위에서 아래로 구조를 잡고 나서야 전체 그림이 보이기 시작했습니다. 각 컴포넌트를 연결할 때 TLM 포트와 분석 포트의 역할을 직접 코딩하면서 이해했습니다. 시퀀스에서 랜덤 스티뮬러스를 생성하고 스코어보드에서 기대값과 비교하는 흐름이 자동화된 검증이 가능한 이유라는 걸 체감했습니다.

검증 환경을 설계하는 것 자체가 DUT의 동작을 더 깊이 이해하게 만든다는 걸 알았습니다. 처음 빌드 에러가 수십 개 났을 때 계층별로 한 단계씩 확인하면서 디버깅한 게 UVM 구조를 몸으로 익힌 과정이었습니다. 스코어보드 로직을 정교하게 짜는 것이 검증 품질을 결정한다는 걸 그때 배웠습니다.