이 질문 뒤에 면접관이 확인하려는 것은 따로 있습니다.
학부 DFT 수업에서 스캔 체인을 직접 삽입하는 실습을 하면서, 왜 DFT가 설계 초기부터 고려해야 하는지를 이해했습니다. 스캔 체인은 플립플롭을 직렬로 연결해 내부 상태를 외부에서 관찰·제어할 수 있게 만드는 구조라는 걸 배웠습니다. 스캔 체인 길이가 너무 길면 테스트 시간이 길어지고, 너무 짧으면 패드 수가 늘어나는 트레이드오프가 있다는 것도 알았습니다.
압축 DFT(EDT)를 쓰면 체인 수를 줄이면서도 테스트 시간을 크게 줄일 수 있다는 걸 수업에서 배웠습니다. BIST는 외부 테스터 없이 칩 내부에서 자가 테스트를 수행하는 방식으로, 메모리 검증에 많이 쓰인다는 것도 익혔습니다. DFT 전략은 테스트 커버리지와 테스트 비용의 균형을 잡는 설계 결정이라는 걸 알았습니다. 이후 저는 RTL 설계 때 스캔 가능성을 처음부터 고려하는 습관이 생겼습니다.
DFT에서 지표가 분명해진 경험은 스캔 체인을 삽입한 후 고장 커버리지(fault coverage)를 확인하는 실습이었습니다. 스캔 체인이 추가됐다고 해서 모든 고장이 자동으로 탐지되는 게 아니라, ATPG로 생성된 패턴이 얼마나 많은 고장 유형을 커버하는지를 수치로 확인해야 한다는 걸 배웠습니다.
목표 커버리지 기준이 있고, 그 기준 달성 여부가 DFT 전략의 성공 기준이 된다는 구조를 이해했습니다. 스캔 체인 길이나 연결 방식이 커버리지에 영향을 준다는 것도 그 실습에서 확인했습니다.
DFT는 삽입하는 것이 목표가 아니라 목표 커버리지를 달성하는 것이 목표라는 결이 남아 있습니다.
DFT/SCAN에서 트레이드오프를 의식하게 된 건 스캔 체인 삽입이 설계에 어떤 영향을 주는지를 수업에서 배운 이후였습니다. 스캔 셀을 추가하면 면적이 늘어나고, 스캔 체인 길이가 길어지면 테스트 시간이 늘어난다는 구조를 이해했습니다.
고장 커버리지를 높이려면 스캔 셀을 더 많이 추가해야 하지만, 그만큼 면적과 테스트 시간의 트레이드오프가 생긴다는 걸 배웠습니다. 커버리지·면적·테스트 시간 사이의 균형을 어떻게 가져가는가가 DFT 전략의 핵심 결정이라는 결이 생겼습니다.
검증 가능성을 높이는 것도 설계 결정이라는 관점이 DFT를 배우면서 생겼고, 설계 품질을 보는 시각이 넓어진 경험이었습니다.
답변에서 흔히 빠지는 것들 — 빠져 있으면 꼬리질문이 깊어집니다.
이 질문에 이어 삼성전자 반도체 회로설계 면접관이 던질 가능성이 높은 후속 질문.
이 페이지의 질문·답변·꼬리질문은 유사 직군 채용 시장의 공개된 면접 후기·커뮤니티 게시물을 분석해 구성한 학습 자료입니다. 특정 회사가 실제로 이 질문을 출제했다는 것을 보장하지 않으며, 모든 예시는 우문현답이 직접 작성한 창작물입니다. 해당 회사의 공식 입장과는 무관합니다. 회사 측의 정정 요청이 있을 경우 24시간 이내에 응답·수정합니다.