이 질문 뒤에 면접관이 확인하려는 것은 따로 있습니다.
DFT(Design for Testability)는 제조 후 소자의 내부 결함을 외부에서 효율적으로 검출할 수 있도록 설계 단계에서 테스트 구조를 미리 포함시키는 방법론입니다. 일반 회로만으로는 내부 로직의 특정 노드에 접근하기 어렵기 때문에 DFT가 필요합니다.
가장 많이 사용되는 DFT 기법은 스캔 체인(scan chain)입니다. 플립플롭을 직렬로 연결해 내부 상태를 외부에서 읽거나 쓸 수 있게 만들면, 제조 결함을 빠르고 체계적으로 검출할 수 있습니다. 스캔 삽입이 자동화되면서 DFT 구현 비용도 크게 줄었습니다.
DFT가 중요한 이유는 테스트 커버리지가 제품 품질을 결정하기 때문입니다. DFT 없이 출하된 소자는 잠재 결함이 필드에서 나타날 수 있고, 리콜 비용이 테스트 투자 비용보다 훨씬 큽니다. 설계 단계의 작은 투자가 큰 비용을 막습니다.
DFT를 직접 적용한 경험은 수업 과제에서 스캔 체인을 삽입하는 작업이었습니다. 설계에 스캔 셀을 추가하고 테스트 모드에서 체인을 통해 데이터를 시프트하는 구조를 구현했는데, 처음에는 스캔 인/아웃 핀을 어디에 배치해야 하는지 이해하지 못해 연결이 잘못됐습니다.
오류를 수정하면서 스캔 체인이 단순히 플립플롭을 직렬로 잇는 것이 아니라 테스트 모드와 기능 모드를 명확히 분리하는 구조라는 걸 이해했습니다. 테스트 모드에서만 활성화되는 경로가 기능 타이밍에 영향을 주지 않도록 설계하는 게 핵심이었습니다.
한계는 실제 칩 수준에서의 체인 구성, 파워 도메인 간 스캔 처리, ATPG(자동 테스트 패턴 생성) 흐름은 개념 수준에서만 이해하고 있다는 점입니다.
DFT가 왜 중요한지를 가장 직접적으로 이해한 건 DFT가 없는 설계와 있는 설계의 테스트 비용 차이를 케이스로 분석했을 때였습니다. DFT 없이는 내부 노드를 외부에서 관찰할 수 없어 결함 위치를 특정하기 위한 추가 패턴이 기하급수적으로 늘어나는 구조였습니다.
반면 스캔 삽입 후에는 ATE에서 자동 생성된 패턴으로 내부 플립플롭 상태를 직접 확인할 수 있었고, 결함 검출 커버리지도 수치로 확인됐습니다. DFT가 설계 복잡도를 조금 높이지만, 그 비용보다 테스트 비용 절감이 크다는 구조가 이해됐습니다.
아직 실제 ATPG 도구를 써본 경험은 없어서 패턴 생성과 진단 흐름은 현장에서 배워야 합니다. 개념 이해가 기반이 됐으면 하는 영역입니다.
답변에서 흔히 빠지는 것들 — 빠져 있으면 꼬리질문이 깊어집니다.
이 질문에 이어 삼성전자 반도체 회로설계 면접관이 던질 가능성이 높은 후속 질문.
이 페이지의 질문·답변·꼬리질문은 유사 직군 채용 시장의 공개된 면접 후기·커뮤니티 게시물을 분석해 구성한 학습 자료입니다. 특정 회사가 실제로 이 질문을 출제했다는 것을 보장하지 않으며, 모든 예시는 우문현답이 직접 작성한 창작물입니다. 해당 회사의 공식 입장과는 무관합니다. 회사 측의 정정 요청이 있을 경우 24시간 이내에 응답·수정합니다.