이 질문 뒤에 면접관이 확인하려는 것은 따로 있습니다.
P&R 전후 품질 검사에서 주의해야 할 사항은 학부 실습과 이론을 통해 배웠습니다. 배치 전에는 플로어플랜 조건이 합성 단계의 타이밍 예산과 맞게 설정됐는지 확인하는 것이 첫 번째입니다. 배선 혼잡 예측(congestion map)을 보면서 블록 밀도가 높은 영역을 미리 조정하지 않으면 배선 후 DRC 위반이 집중됩니다. 배선 완료 후에는 물리 검증(DRC/LVS) 단계에서 위반 항목을 우선순위별로 분류하고, 타이밍 사인오프 코너 조건에서 슬랙이 모두 양수인지 확인합니다.
중간 단계마다 DRC를 돌리지 않고 최종 단계에서 한꺼번에 수정하려 하면 수정 범위가 커지고 다른 경로에 영향이 미칩니다. 이 흐름에서 P&R 품질 관리는 최종 검사가 아닌 단계별 점검이라는 것을 배웠습니다.
P&R 후 검사에서 자동 수정(Autofix) 기능이 DRC 위반을 해결하는 동시에 타이밍에 영향을 주는 경우가 있다는 것을 배웠습니다. 배선 DRC 위반을 Autofix로 수정했을 때 인근 크리티컬 패스의 배선 길이가 늘어나 슬랙이 악화되는 현상이 나타났습니다.
Autofix 적용 후 STA 재확인이 이 부작용을 잡는 방법이고, DRC 수정을 배치 완료 기준으로 보면 안 된다는 것을 이해했습니다. Autofix는 설계 의도를 모르고 수정하기 때문에 타이밍 민감 경로 인근의 수정은 수동 검토가 필요합니다. 이 경험에서 자동 수정 도구를 쓸 때는 수정 위치와 크리티컬 패스 위치를 교차 확인하는 단계를 추가했습니다. 검증 자동화에서 도구 완료가 설계 의도 완료와 같지 않습니다.
P&R 품질 검사에서 IR드롭 분석이 타이밍 사인오프와 분리해서 진행되면 두 문제가 서로에게 미치는 영향을 놓치는 경우가 있다는 것을 배웠습니다. 전원 그리드가 충분하지 않아 IR드롭이 큰 블록에서 타이밍 마진이 충분해도 실제 동작 전압 강하로 셋업 위반이 발생하는 경우가 있습니다.
IR드롭 기반 타이밍 재분석(Dynamic IR-aware STA) 방식으로 실제 전압 레벨을 반영한 타이밍을 확인하면 이 문제를 사전에 잡을 수 있습니다. 정적 STA와 IR드롭 분석은 각각으로도 중요하지만, 두 결과를 교차 확인할 때 더 정확한 사인오프 판단이 가능합니다.
이 이해에서 사인오프 체크리스트에 IR드롭과 타이밍을 따로 두지 않고 연계 항목으로 묶는 방식이 생겼습니다. P&R 품질 사인오프에서 각 검사 항목의 독립성이 교호작용을 가릴 수 있습니다.
답변에서 흔히 빠지는 것들 — 빠져 있으면 꼬리질문이 깊어집니다.
이 질문에 이어 삼성전자 반도체 회로설계 면접관이 던질 가능성이 높은 후속 질문.
이 페이지의 질문·답변·꼬리질문은 유사 직군 채용 시장의 공개된 면접 후기·커뮤니티 게시물을 분석해 구성한 학습 자료입니다. 특정 회사가 실제로 이 질문을 출제했다는 것을 보장하지 않으며, 모든 예시는 우문현답이 직접 작성한 창작물입니다. 해당 회사의 공식 입장과는 무관합니다. 회사 측의 정정 요청이 있을 경우 24시간 이내에 응답·수정합니다.