5nm 이하의 기술 노드에서 발생하는 도전 과제를 해결하기 위한 경험이나 전략이 있다면 말씀해 주세요.

학부 나노 반도체 소자 수업에서 5nm 이하 기술 노드의 도전과제를 케이스 스터디로 분석했습니다. 게이트 올어라운드(GAA) 구조로 전환하는 배경이 FinFET에서 더 이상 누설 전류를 줄이기 어렵다는 한계에서 비롯된다는 걸 이해했습니다. 공정 변동이 소자 특성에 미치는 영향이 노드가 줄어들수록 커진다는 것도 배웠습니다.

열 밀도가 높아지면 쿨링 설계와 소자 배치가 성능 한계를 결정하는 요소로 부상한다는 것도 케이스에서 확인했습니다. 5nm 이하에서는 EUV 멀티패터닝이 패터닝 오차를 줄이는 핵심 기술이 된다는 것도 배웠습니다. 각 도전과제가 독립적으로 발생하는 게 아니라 서로 연결되어 있다는 걸 이해하고 나서 전체 그림이 잡혔습니다. 이후 저는 노드 전환 관련 이슈를 볼 때 누설·변동·열 세 가지를 함께 보는 시각이 생겼습니다.