AXI·CHI 프로토콜 차이를 구현 경험으로 이해
약 65초
학부 SoC 설계 수업, AXI 구현 + CHI 스펙 분석
학부 SoC 설계 수업에서 AXI4 버스를 직접 구현하고, CHI(Coherent Hub Interface) 스펙을 추가로 분석하면서 두 프로토콜의 목적 차이를 이해했습니다. AXI는 마스터-슬레이브 구조로 단순 고성능 데이터 전송에 적합하고, CHI는 멀티코어 캐시 일관성을 지원하기 위해 더 복잡한 트랜잭션 모델을 갖는다는 걸 배웠습니다.
ACE(AXI Coherency Extensions)는 AXI 기반으로 스누핑을 추가한 계층이라는 위치도 이해했습니다. 프로토콜 선택은 성능 요구보다 일관성 요구가 있는지 없는지로 시작한다는 걸 배웠습니다. 구현 중에 핸드셰이크 타이밍 오류가 생겼을 때 프로토콜 스펙의 정확한 타이밍 다이어그램이 디버깅의 기준이 됐습니다. 이후 저는 인터페이스 프로토콜을 공부할 때 트랜잭션 모델과 핸드셰이크 조건을 먼저 이해하는 습관이 생겼습니다.
스펙 수준의 이해 없이는 디버깅이 시간 낭비가 된다는 걸 그때 배웠습니다.
이 결의 특징
AXI4를 직접 구현하고 CHI 스펙을 분석해, AXI는 단순 고성능 전송에 CHI는 멀티코어 캐시 일관성에 적합하다는 목적 차이와 ACE의 위치까지 이해한 흔적입니다.
이 결이 통하는 자리
프로토콜 선택이 일관성 요구 유무로 시작한다는 관점이 구체 스펙 이해와 함께 제시될 때 통합니다. 스펙 수준 이해 없이는 디버깅이 시간 낭비가 된다는 통찰이 있는 자리에서 면접관의 신뢰가 쌓이는 결이 보입니다.