FinFET 기생 저항·커패시턴스가 SRAM 속도·전력에 미치는 영향 이해
약 70초
학부 반도체 소자·VLSI 설계 수업, FinFET 특성 분석 프로젝트
학부 VLSI 설계 수업에서 FinFET 구조를 공부하면서, 소자 크기가 줄어들수록 기생 RC의 영향이 커진다는 걸 배웠습니다. 플레인 MOSFET 대비 FinFET은 채널 제어력이 높아 누설 전류를 줄일 수 있지만, 기생 커패시턴스와 접촉 저항이 설계 제약으로 작용한다는 걸 이해했습니다. SRAM 설계에서 RC 네트워크의 시정수가 비트라인 충전 속도를 결정한다는 관계를 시뮬레이션으로 확인했습니다.
기생 저항이 증가하면 읽기 속도가 느려지고, 기생 커패시턴스가 커지면 동적 전력 소모가 올라간다는 걸 숫자로 확인했습니다. 소자 특성 변화가 회로 동작에 어떻게 연결되는지를 두 단계 건너뛰지 않고 차례로 추적하는 것이 이해의 핵심이라는 걸 배웠습니다. 이후 저는 성능 이슈를 볼 때 기생 성분 추이부터 확인하는 습관이 생겼습니다.
이 결의 특징
기생 RC의 시정수가 비트라인 충전 속도를 결정한다는 관계를 시뮬레이션으로 확인한 흔적이 있습니다. 기생 저항과 커패시턴스가 각각 속도와 전력에 어떻게 이어지는지 숫자로 짚은 결이 담겨 있습니다.
이 결이 통하는 자리
소자 특성과 회로 동작을 두 단계 건너뛰지 않고 차례로 추적하는 논리가 살아 있을 때 통합니다. 성능 이슈를 볼 때 기생 성분부터 확인하는 습관으로 닫는 자리에서 근본 이해가 읽히는 결이 보입니다.