A
약 90초
학부 실습으로 DRC/LVS 목적 차이를 이해하고 코너 기반 STA 클로저·타이밍 ECO 개념 단계적 학습
물리적 검증과 STA 서명 완료 흐름은 학부 VLSI 수업에서 처음 접하고, 이후 자습과 오픈 커리큘럼으로 심화했습니다. DRC와 LVS 각각의 목적이 다르다는 것을 이해하는 게 시작이었습니다. DRC는 레이아웃 규칙 준수를, LVS는 물리 레이아웃과 회로도의 동등성을 확인합니다.
코너 조건(FF·SS·TT·FS·SF) 기반 STA를 이해하면서 왜 여러 코너에서 타이밍을 모두 통과해야 하는지 이해했고, 각 코너가 어떤 물리적 조건을 대표하는지 배웠습니다. 타이밍 ECO(Engineering Change Order)가 타이밍 위반 수정의 최소 변경 방식임을 배웠고, 이미 완성된 레이아웃에서 변경 범위를 좁히는 이유를 이해했습니다.
흐름 전체를 한 번이라도 경험하면 각 단계의 결정이 왜 필요한지 직관적으로 이해가 됩니다. 이 이해가 백엔드 설계를 볼 때 기본 틀이 됐습니다.
이 결의 특징
이 결은 개인의 직관보다 정의된 표준이나 검증된 방법론을 우선하는 관점에서 나왔습니다. 답변자는 이미 존재하는 규칙을 찾아 적용했을 때 설계의 근거가 명확해진다는 것을 배웠습니다. 기존 표준을 활용하는 것이 맞춤 설계보다 신뢰받는다는 인식이 있습니다.
이 결이 통하는 자리
설계 변경이 여러 모듈에 영향을 미칠 때, 영향 범위를 빠르게 파악하고 회귀 테스트를 좁혀야 할 때 이 결이 실용적입니다. 변경의 전파 경로를 미리 문서화하면 수정 후 검증 시간을 단축할 수 있습니다.