AXI 버스 프로토콜 구현으로 AMBA 계층별 특성 이해
약 70초
학부 SoC 설계 수업, AXI 인터페이스 RTL 구현 프로젝트
학부 SoC 설계 수업에서 AXI(Advanced eXtensible Interface) 버스 프로토콜을 RTL로 구현하면서 AMBA 계층 구조를 처음 실무적으로 이해했습니다. APB는 단순한 주변 장치 연결용으로 레이턴시보다 간결함이 중요하고, AHB는 중간 성능, AXI는 고성능 데이터 전송에서 읽기·쓰기 채널 분리로 병렬 처리가 가능하다는 차이를 배웠습니다. AXI 핸드셰이크는 VALID/READY 신호로 양방향 흐름을 제어하는데, 처음엔 이 구조가 낯설었습니다. 실제 구현에서 Outstanding 트랜잭션 처리와 리오더링 허용 여부가 성능에 큰 영향을 준다는 걸 알았습니다.
버스 프로토콜 선택이 성능과 면적 트레이드오프를 결정하기 때문에 SoC 설계 초기에 명확히 해야 한다는 걸 배웠습니다. 이후 저는 인터페이스 설계를 볼 때 대역폭·레이턴시·트랜잭션 순서 요구사항을 먼저 확인하는 습관이 생겼습니다.