자동화된 설계 도구 사용 경험에 대해 말씀해 주세요.

LINT·CDC 같은 도구를 저는 제 작업 흐름에서 검증의 앞단, 즉 시뮬레이션을 돌리기 전 전처리 자리에 둡니다. LINT는 코딩 룰 위반과 잠재적 합성 문제를 시뮬레이션 전에 잡아 줘, 초기 단계에서 돌리면 뒤로 갈수록 커지는 비용을 막기 때문입니다. 그래서 저는 학부 SoC 설계 수업에서 RTL을 짠 뒤 LINT로 룰 위반을 먼저 거르고, CDC로 클록 도메인 교차 경로를 분석해 동기화 회로 없이 신호가 넘어가는 경우를 시각적으로 확인했습니다. 도구의 한계도 짚습니다. 정적 분석은 의심 케이스를 다 띄워 주지만 실제 문제인지는 가려 주지 않아, 결과를 그대로 수용하지 않고 설계 의도와 비교해 진짜 위반인지 판단해야 했습니다. 본인 손으로는 그 판단을 직접 했습니다. 도구를 바꿔도 살아나는 결은, 정적 분석을 전처리로 두고 결과를 의도와 대조하는 습관입니다. 다만 저는 수업 수준이라 VCLP는 문서로 학습했을 뿐 직접 써 보진 못했고, 양산 규모 RTL에 적용해 본 경험도 없습니다. 그래서 이 흐름을 토대로 그 역량을 더 키우려 합니다.